uart串口的调试学习

用FPGA设计了数据接收和发送模块，FIFO模块

用串口调试工具发送数据，数据接收模块将接收到的串行数据转换为并行数据（串转并），并存入FIFO中，当FIFO中的数据个数大于某个值的时候，读出数据，通过发送模块将并行数据转换为串行数据（并转串），然后就可以在串口调试工具上看到接收到的数据。

注意的点：

1、接收数据时，接收的数据因为不确定什么时候会来，所以有可能出现亚稳态，因此要进行同步处理，打两拍。

2、不论是接收还是发送数据都是从低位开始的。

3、采数据的时侯要在数据中间取值，原因下文有讲。

基本概念：

波特率与比特率？

波特率：单位时间内传输码元的个数（码元是携带数据信息的信号单元，有可能是1位的，也有可能是多位）

比特率：单位时间内传输了多少位数据

比特率=波特率*码元的位数

因为UART数据是一位一位传输的，所以波特率与比特率在这里可以认为是等效的，不用过于纠结，我们就直接理解成1s传送了多少位数据就可以了。

<span ;style="background-color: ;#ffff00;">这是一个很不专业的总结，但是能很快理解二者关系</span>。

常用的波特率有 ;9600，19200，38400等，这里用9600进行详细讲解

波特率位9600，则每一位数据的时间为 ;1s/9600=1000_000_000 ;ns/9600 ;=104166.67ns

因为时钟频率是50Mhz,因此需要104166.67ns/20ns=5208个时钟周期。

这里需要注意的问题是我们的时间并不能整除，有误差，因此设计的时候要在数据的中间取值，这样就可以避免数据出错。

UART数据传输格式

数据格式由起始位、数据位（位数可以位7、8等）、奇偶校验位（可有可无）、停止位（接收数据时可以忽略，发送数据时必须要有停止位）

上面已经说过每个数据的时间为5208个时钟周期，因此需要设计一个计数器cnt_5208

接收数据时为 ;起始位+8位数据位，即9位数，因此需要一个计数器来指示是哪一位数，cnt_bit。

发送数据时 ;起始位0 ;+8位数据位 ;+停止位1，同样也需要一个计数器来指示是哪一位数。

还要注意数据传送的时候都是从低位开始。<span ;style="background-color: ;#ffff00;">这一点很重要很重要，否则发送的数据和接收到的数据就不一样，我是深深被伤到了，浪费了好多时间，以后要细心，不能再想当然，要遵守协议。。。。。</span>

调试结果：当发送超过60字节的数据时，就会接收到数据，结果如下。

发送了01020304050607，即4位*14=56位数，即一次发送7字节的数据。

<span ;style="background-color: ;#ff6600;">代码已经打包</span>：http://files.cnblogs.com/files/aslmer/%E4%B8%B2%E5%8F%A3%E8%B0%83%E8%AF%95%E4%BB%A3%E7%A0%81.zip